晶圓、晶片與電晶體 @ 拾人牙慧

晶圓、晶片與電晶體

在晶圓廠相關的新聞中，常常會有多少奈米製程相關的術語，這代表什麼函意呢？

以 22 nm process technology (22 奈米製程) 為例，22 nm 指的是電晶體中 "極閘" 的長度。"極閘" 的長度愈短則電晶體就可以做得愈小，而電晶體縮得越小，除了更低的能耗、延遲以及更高的效能外，也讓晶片隨之縮小，電子產品也能越來越小。
(22 奈米 = 22 nm = 22 nanometer = 22 * 10 (-9) 米)

晶片就是放置電晶體的地方，一個晶片從原本僅能塞不到五個電晶體，到後來可以塞下數億個電晶體。

晶片是從晶圓上裁切下來的，而晶圓是從晶棒上一片一片切割下來的。

網路上有張很棒的圖如下： (轉貼自：晶片、晶圓傻傻分不清？一張圖秒懂半導體生態)

晶棒 => 切成一片一片的形狀 => 晶圓
晶圓(wafer) => 刻上電路設計圖 => 晶片(半成品，每個晶片上可能有數千萬到上億的電晶體)
晶片(die) => 經過測試、裁減、封裝 => 一顆顆的晶片(未封裝前稱為裸晶)
chip => 是對晶片的總稱，有時是特指已經封裝好的晶片。

以實例來說，12英寸晶圓的表面積大約為 70659 平方毫米。晶片這邊呢，以華為麒麟 990 5G 來舉例，晶片面積為 113.31 平方毫米（集成了多達103億個電晶體），如果 100% 利用的話，可以生產出 700 塊晶片。但是這是不可能的，原因是因為晶片是方形的，晶圓是圓形的，一定會有邊角料留下。

晶圓上的晶片其實可以看作是圓形所能容納下的所有方形的集合。可以採用以下公式：
每個晶圓的晶片數 = (晶圓的面積 / 晶片的面積) - (晶圓的周長 / (2*晶片面積) 的開方數)

業界所謂的 6寸， 12寸還是 18寸晶圓就是晶圓直徑的簡稱，只不過這個寸是估算值。
實際上的晶圓直徑是分為 150mm， 300mm 以及 450mm 這三種。所以最終計算出大概是在640塊左右，但考慮到良品率等問題，實際能生產的晶片大約在 500-600 塊左右。

電晶體

(文字內容及圖片來源為：IC上的電晶體每隔兩年便會增加一倍… 所以電晶體到底是做什麼用的？電晶體如何做出邏輯閘？)

在知道晶片上佈滿密密麻麻的電晶體後，順便瞭解一下什麼是電晶體。

目前製作電晶體主流技術是採用一種稱為「金氧半場效電晶體」 (Metal-Oxide-Semiconductor Field-Effect Transistor）的技術，採用這個名稱的原因是因為其中包含一層氧化層，而閘極(Gate)上可能會採用金屬作為材質(但不一定要用金屬)。
因此又可稱 MOSFET、MOS 電晶體。MOS 電晶體主要又分成兩種類型，一種為 nMOS 電晶體、一種為 pMOS 電晶體。

MOS 電晶體對外有三個連接：源極(Source)、汲極(Drain) 與閘極(Gate)。舉個簡單的例子：
MOS 電晶體的工作原理和水龍頭很類似，電路中的電流就好比水管中的水流，水流的來源就是「Source」、水流出的地方稱為「Drain」，控制水流的水龍頭就是「Gate」。如果把Gate 打開，電流就會從 Source 流到 Drain，相當於導通電晶體。

nMOS 電晶體導通的條件是在 Gate 端連接高電位；若 Gate 端連接低電位時，nMOS 電晶體就不會導通。
另一方面，當 pMOS 的 Gate 端連接低電位時，電晶體會導通、連接高電位則不導通。

如果將 nMOS 與 pMOS 兩組功能互相對應的 MOS 電晶體組合在一起，就能做出一種非常省電的電路，稱為CMOS (互補式金屬氧化物半導體, Complementary Metal-Oxide-Semiconductor)。
而CMOS 也是目前實現集成電路最普遍的作法。

接下來看看如何用電晶體建構出邏輯門，先從其中最簡單的一種邏輯 - NOT 講起。也就是用 nMOS 和 pMOS 建構出 NOT 邏輯門。

電路圖中的 A 同時連接到了兩個電晶體的 Gate端，一個 nMOS 電晶體、一個 pMOS 電晶體。

接著來看看 AND 邏輯閘的實現原理：

右邊的電路圖為 NAND 電路原理，其中包含四個電晶體。NAND 邏輯閘的真值表和 AND 相反，為 AND 再取 NOT 的結果。
在這邊為什麼卻不放 AND 電路圖，而是放一個 NAND 呢？
這是因為實際上 NAND 邏輯閘的實現方式比 AND 邏輯閘更簡單，所以通常會用一個 NAND 加上一個 NOT，就能很簡單地實現 AND 邏輯閘的功能。

另外，還有 OR 邏輯閘、XOR 邏輯閘…。事實上，所有的邏輯線路都可以用 NAND 來合成，NAND 也被人稱作萬用邏輯閘。